Verible Formatter：高效格式化SystemVerilog和Verilog文件的利器

Verible Formatter是一款专为SystemVerilog和Verilog文件设计的格式化工具，帮助开发者快速整理和美化代码，提升开发效率。

扩展设置：

Verible Formatter扩展提供了以下设置选项：

• verilog-formatter.path：指定verible-verilog-format二进制文件的路径。如果已将二进制文件添加到您的PATH中，可以使用相对路径。
• verilog-formatter.flagFile：指定旗标文件的路径或文件名。如果未找到旗标文件，该扩展将在工作区根目录中搜索。

使用示例：

以下是使用Verible Formatter的步骤（适用于verible版本v0.0-2152-gdd5e91a4）：

1. 下载预构建的二进制文件：从verible项目下载预构建的二进制文件。
2. 提取verible-verilog-format：将verible-verilog-format提取到PATH环境变量指定的目录中（例如，$HOME/.local/bin）。
3. 配置verilog-formatter.path：将verilog-formatter.path设置为verible-verilog-format。
4. 保存旗标文件：在工作区根目录中保存以下旗标文件，文件名为.verilog_format。

--assignment_statement_alignment=align
--case_items_alignment=align
--class_member_variable_alignment=align
--compact_indexing_and_selections=true
--distribution_items_alignment=align
--enum_assignment_statement_alignment=align
--expand_coverpoints=true
--formal_parameters_alignment=align
--formal_parameters_indentation=indent
--module_net_variable_alignment=align
--named_parameter_alignment=align
--named_parameter_indentation=indent
--named_port_alignment=align
--named_port_indentation=indent
--port_declarations_alignment=align
--port_declarations_indentation=indent
--port_declarations_right_align_packed_dimensions=true
--port_declarations_right_align_unpacked_dimensions=true
--struct_union_members_alignment=align
--try_wrap_long_lines=false

5. 配置verilog-formatter.flagFile：将verilog-formatter.flagFile设置为.verilog_format。
6. 开始使用：现在，您可以使用“格式化文档”和“格式化选定内容”功能。

通过Verible Formatter，您可以轻松实现SystemVerilog和Verilog代码的自动格式化，提升代码的可读性和维护性。