verilog
已收录下载:10条
-
VerilogProject为您的Verilog开发提供全方位的高级支持,旨在提升开发效率和项目管理能力。主要功能:自动检测模块引用关系:系统会自动分析和检测Verilog项目中各个模块之间的引用关系,并生成直观的树状图,帮助您快速理解项目结构。一键语法检查和编译运行:使用iverilog工具,一键完成语法检查、编译和运行,节省您的时间和精力。编译输出和运行结果管理:可以设置15
-
XrunDebugger:CadenceXcelium的轻量级Verilog/SystemVerilog调试工具XrunDebugger是一款专为CadenceXcelium逻辑仿真器许可用户设计的轻量级调试工具。它允许用户在仿真执行过程中,交互式地调试他们的设计和测试平台。以下是其主要功能:启动断点/条件断点步入/步出/步过/继续变量查看调用堆栈调试控制台REPL评估要求:Xcelium43
-
工具软件 | 2个月前 | __ext_sv · __ext_v · System Verilog · systemverilog · verilog · system-verilog · Visual Studio CodeVeribleLanguageServerExtension:提升SystemVerilog开发效率的利器VeribleLanguageServerExtension是专门为SystemVerilog开发者设计的强大工具,它将VeribleSystemVerilog生产力套件的多项功能集成到您的编辑器中,帮助您在开发过程中提升效率和代码质量。主要功能:代码检查(Linting):自动44
-
工具软件 | 2个月前 | System Verilog · systemverilog · verilog · vhdl · mdc · hdl · rtl · simulation · verification · __ext_mxd · dsim · Metrics Extensible Dump (Waveform) · metrics-extensible-dump · mxd · regression · Visual Studio Code新的介绍内容:AltairDSimStudio:灵活的HDL仿真解决方案,支持云端和本地工作流程DSimStudio是一款适用于VisualStudioCode的扩展,提供了前所未有的灵活性,支持SystemVerilog和VHDL的仿真,无论您是选择云端还是本地(本地部署)工作流程。亮点免费本地仿真器:享受免费的单个个人许可证,用于本地部署DSim,非常适合本地设计和验证。无缝云端扩展6
-
新的介绍内容:vscode-verilog是专为VerilogHDL开发者设计的VisualStudioCode插件,旨在提升您的开发效率。通过集成语言服务器,该插件为您提供了一系列功能,帮助您更快、更准确地编写Verilog代码。主要功能包括:自动补全:插件支持端口列表和模块名称的自动补全功能,使用textEdit进行智能提示,极大提高了代码编写的速度和准确性。代码重构:2019年7月1137
-
新的介绍内容:hyhdl扩展是一款专为Verilog和部分SystemVerilog设计的强大工具,旨在简化硬件开发流程。通过该扩展,用户可以轻松生成模块例化、测试平台以及详细的文档,显著提升开发效率。主要功能:例化和测试平台生成:支持Verilog代码的例化和测试平台生成。SystemVerilog部分兼容,为用户提供更广泛的应用场景。文档生成:自动生成模块文档,包括参数表、端口表和波形图。支持12
-
工具软件 | 2个月前 | ai · autocomplete · __ext_sv · __ext_svh · __ext_v · __ext_vh · __ext_vhd · __ext_vhdl · __ext_vho · __ext_vl · System Verilog · systemverilog · verilog · vhdl · hdl · conversational · Visual Studio CodeRapidGPT:您的终极HDL设计助手RapidGPT是一款专为硬件描述语言(HDL)项目设计的强大工具,旨在通过AI驱动的代码自动补全功能提升您的开发效率。无论您是需要构思新代码,还是希望解决现有代码中的隐藏问题,RapidGPT都能提供强大的支持。重要提示:请注意,RapidGPT在某些情况下可能会提供不准确的响应。我们建议用户在使用过程中验证信息的准确性和相关性,以确保其符合您的具体需求39
-
VerilogTestbench和实例生成工具:提升您的Verilog编程体验VerilogTestbench和实例生成工具是一款专为Verilog编程设计的VisualStudioCode扩展,旨在提升您的开发效率。通过提供便捷的命令,您可以快速生成测试基准和模块实例,简化Verilog模块的开发过程。主要功能:Testbench命令:在活动编辑器中,为Verilog模块生成测试基准25
-
工具软件 | 2个月前 | __ext_sv · __ext_svh · __ext_v · __ext_vh · System Verilog · systemverilog · verilog · __ext_verilog · Visual Studio CodeVeribleFormatter:高效格式化SystemVerilog和Verilog文件的利器VeribleFormatter是一款专为SystemVerilog和Verilog文件设计的格式化工具,帮助开发者快速整理和美化代码,提升开发效率。扩展设置:VeribleFormatter扩展提供了以下设置选项:verilog-formatter.path:指定verible-verilog-43
-
VerilogHDL:VisualStudioCode扩展,助力Verilog语言开发VerilogHDL是一款为VisualStudioCode设计的扩展,旨在提供对Verilog语言的全面支持。无论您是硬件设计新手还是经验丰富的工程师,都能从中受益。安装指南:轻松从VSCodeMarketplace安装此扩展,开启您的Verilog开发之旅。运行代码:安装IcarusVeri11